FPGA-Based Digital filters using Bit-Serial arithmetic

This paper presents an efficient method for implementation of digital filters targeted FPGA architectures. The traditional approach is based on application of general purpose multipliers. However, multipliers implemented in FPGA architectures do not allow to construct economic Digital Filters. For this reason, multipliers are replaced by Lookup Tables and Adder-Substractor, which use Bit-Serial Arithmetic. Lookup Tables can be of considerable size in high order filters, thus interconnection techniques will be used to construct high order filters from a set of low order filters. The paper presents several examples confirming that these techniques allow a reduction in logic cells utilization of filters implementation based on Bit-Serial Arithmetic concept.II Workshop de Arquitecturas, Redes y Sistemas OperativosRed de Universidades con Carreras en Informática (RedUNCI

FPGA-Based Digital filters using Bit-Serial arithmetic

This paper presents an efficient method for implementation of digital filters targeted FPGA architectures. The traditional approach is based on application of general purpose multipliers. However, multipliers implemented in FPGA architectures do not allow to construct economic Digital Filters. For this reason, multipliers are replaced by Lookup Tables and Adder-Substractor, which use Bit-Serial Arithmetic. Lookup Tables can be of considerable size in high order filters, thus interconnection techniques will be used to construct high order filters from a set of low order filters. The paper presents several examples confirming that these techniques allow a reduction in logic cells utilization of filters implementation based on Bit-Serial Arithmetic concept.II Workshop de Arquitecturas, Redes y Sistemas OperativosRed de Universidades con Carreras en Informática (RedUNCI

Diseño y generación automática de filtros digitales orientados a FPGAs

Los filtros digitales se han convertido en una de las herramientas más utilizadas dentro del Procesamiento Digital de Señales. En los últimos tiempos se han apoyado para su implementación en dispositivos lógicos programables tales como las FPGAs, debido a las ventajas que estos dispositivos ofrecen. En el presente artículo, se propone un método de construcción de filtros digitales orientados a estos dispositivos, con el objetivo de reducir la cantidad de celdas lógicas utilizadas en los mismos. Además se presenta una herramienta de software, la cual permite obtener especificaciones en VHDL automáticamente a partir de características introducidas por el usuario, y que luego pueden ser sintetizadas de manera directa mediante las herramientas de síntesis actuales.Presentado en el Congreso GeneralRed de Universidades con Carreras en Informática (RedUNCI

Diseño y generación automática de filtros digitales orientados a FPGAs

Los filtros digitales se han convertido en una de las herramientas más utilizadas dentro del Procesamiento Digital de Señales. En los últimos tiempos se han apoyado para su implementación en dispositivos lógicos programables tales como las FPGAs, debido a las ventajas que estos dispositivos ofrecen. En el presente artículo, se propone un método de construcción de filtros digitales orientados a estos dispositivos, con el objetivo de reducir la cantidad de celdas lógicas utilizadas en los mismos. Además se presenta una herramienta de software, la cual permite obtener especificaciones en VHDL automáticamente a partir de características introducidas por el usuario, y que luego pueden ser sintetizadas de manera directa mediante las herramientas de síntesis actuales.Presentado en el Congreso GeneralRed de Universidades con Carreras en Informática (RedUNCI

FPGA-Based Digital filters using Bit-Serial arithmetic

This paper presents an efficient method for implementation of digital filters targeted FPGA architectures. The traditional approach is based on application of general purpose multipliers. However, multipliers implemented in FPGA architectures do not allow to construct economic Digital Filters. For this reason, multipliers are replaced by Lookup Tables and Adder-Substractor, which use Bit-Serial Arithmetic. Lookup Tables can be of considerable size in high order filters, thus interconnection techniques will be used to construct high order filters from a set of low order filters. The paper presents several examples confirming that these techniques allow a reduction in logic cells utilization of filters implementation based on Bit-Serial Arithmetic concept.II Workshop de Arquitecturas, Redes y Sistemas OperativosRed de Universidades con Carreras en Informática (RedUNCI